Tugas Pendahuluan 1 - Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1. Kondisi [Kembali]

Percobaan 1 Kondisi 4

    Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=0, B3=clock, B4=0, B5=0, B6=0

    

2. Gambar Rangkaian Simulasi [Kembali]

3. Video Simulasi [Kembali]

4. Prinsip Kerja [Kembali]

Percobaan 1 Kondisi 4

Dapat kita lihat pada rangkaian JK flip-flop yang merupakan jenis flip flop yang dibangun dari R-S flip flop yang tidak memiliki kondisi terlarang pada rangkaiannya, apabila switch SPDT terhubung ke Vcc maka akan berlogika 1 dan jika switch SPDT terhubung ke Ground maka akan berlogika 0. pada rangkaian, B0 berlogika 1 akan terhubung dengan S (set) pada ic nya, kemudian B1 berlogika 1 terhubung ke J sehingga J berlogika 1 juga, lalu kaki CLK diberi sinyal clock. CLK memiliki sifat aktif low, yang mana dia akan mengganti hasil output saat berlogika 1 ke 0. R dan S merupakan aktif low yang mana akan aktif bila berlogika 0 atau dihubungkan ke ground. disini R terhubung dengan B4 yang berlogika 0 sehingga R juga berlogika 0 yang menyebabkannya aktif sehingga output akan dipaksa berlogika 0 dan satu output lagi berlogika 1.

selanjutnya pada bagian D flip-flop, juga sama dengan JK flip-flop apabila terhubung ke vcc akan berlogika 1 dan apabila terhubung ke ground maka berlogika 0, disini kaki set terhubung ke B0 yang berlogika 1 sehingga juga akan berlogika 1, dan begitu juga untuk switch yang lainnya. R dan S merupakan aktif low yang mana akan aktif bila berlogika 0 atau dihubungkan ke ground. sehingga outputnya berlogika 0 dan 1

5. Link Download [Kembali]

• Download HTML [klik disini]
• Download Rangkaian Simulasi [klik disini]
• Download Video Simulasi [klik disini]
• Download Datasheet ic 74LS112A [klik disini]
• Download Datasheet ic 7474 [klik disini]