Percobaan 2 Kondisi 6
Buatlah
rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=1, B2=0
2. Gambar Rangkaian Simulasi
[Kembali]
3. Video Simulasi [Kembali]
4. Prinsip Kerja
[Kembali]
Percobaan 2 Kondisi 6
Pada percobaan ini, arus mengalir dari VCC akan berlogika 1 dan yang dari ground akan berlogika 0. Arus mengalir dari VCC ke B1 sehingga berlogika 1 dan masuk ke kaki set, sedangkan B0 dan B2 tersambung ke ground sehingga berlogika 0, B2 terhubung ke clock dan B0 terhubung ke R, reset merupakan aktif low, maka reset aktif karna berlogika 0 dan akan membuat output menjadi berlogika 0. sehingga output Q akan berlogika 0 karena R berlogika 0 dan Q' berlogika 1 karena berkebalikan dari output Q.
5. Link Download
[Kembali]
- Download HTML [klik disini]
- Download Rangkaian Simulasi [klik disini]
- Download Video Simulasi [klik disini]
- Download Datasheet ic 74LS112A [klik disini]
- Download Datasheet ic 7474 [klik disini]
Tidak ada komentar:
Posting Komentar